VHDL

4비트 병렬 가감산기

전자자연인 2021. 6. 8. 21:47
반응형

 

■ 동작 원리

 


(1) M=0일 때



입력 : Xn, M xor Yn
M = 0 이면 진리표에따라 Yn의 값은 변함이 없이 Xn Yn의 값이 입력된다
0비트가산기에 들어가는 C0의 값이 0이므로 가산기로 작동하게 된다.
 

M=0 일땐 가산기가 작동된다.


(2) M=1 일 때


감산회로 : 감산은 대게 빼는수를 음수로 만들어 더하는 방식을 주로쓴다.
LSB : 가장 끝에 있는 낮은 비트 ( 0~3비트면 0비트를 LSB라부름 )

 

반응형